New-Tech Magazine | Nov 2021 | Digital Edition

מישור הבקרה, מישור הניהול ומישור הסנכרון ) וגם בכיוון ההפצה uplink בכיוון הכינוס ( ). התפוקה של הודעות הפרוטוקול downlink ( במישור הסנכרון וגם במישור הניהול חשובה והודעות U פחות מאשר זו של הודעות מישור , לכן ברוב הזמן הודעות הסנכרון C מישור והודעות הניהול מטופלות בתוכנה בעזרת יישומים שפועלים במרחב המשתמש. מגדירה גם 3 GPP ב- 2 –7 האפשרות פיצול גבוהה לבין PHY פיצול נקי בין פונקציונליות נמוכה, כאשר הפונקציות PHY פונקציונליות נמוכה כגון קידוד מוקדם, PHY של שכבת ומיפוי/ביטול מיפוי של אלמנט FFT / IFFT ) ממומשות ביחידת רדיו מרוחקת RE משאב ( ) או בצומת רשת של שער חיבור קדמי, RRU ( ואוספות את התעבורה של יחידות רדיו בין . הפונקציות של שכבת DU ליחידות RU יחידות גבוהה, אשר כוללות בעיקר פענוח קידוד/ PHY ) ואפנונים/ גילוי scrambling קידוד, ערבול ( . DU אפנונים מתבצעות ביחידת גבוהה שבצומת PHY את הפונקציות של שכבת ) או בתוכנה אפשר לממש DU (יחידת gNodeB באופן מלא או בשילוב של תוכנה עם חומרה PHY מסתגלת. החלוקה של פונקציות שכבת הגבוהה בין תוכנה לחומרה תלויה בגורמים רבים, בהם אפשר להזכיר את: מגבלות הביצועים של התוכנה (או של ■ החומרה) מבחינת הביצועים הכוללים, כלומר אסור שהתוכנה תציב מגבלה על ביצועי החומרה או להפך. שיקולי זמן המתנה: מאחר שהמפרטים ■ מציבים דרישות חמורות לגבי זמן 5 של דור ההמתנה על סוגים שונים של שירות, אסור שהחלוקה תשפיע על זמן ההמתנה באופן שלילי. ) של API תאימותעםממשקי תכנות יישומים ( ■ תוכנה תקנית תעשייתית: לחלק מהפונקציות הגבוהה יש הגדרה סטנדרטית PHY של שכבת של מרחב המשתמש, כך שבכל API של ממשקי מימוש בחומרה יש צורך לשמור על התאימות

קיימות אפשרויות רבות לפיצול בשכבה התחתונה. :1 איור « XILINX קרדיט:

עם ממשקי תכנות יישומים סטנדרטיים כדי שיהיה מעבר חלק. התיאור שמופיע למעלה מתאר את הפונקציונליות הנדרשת עבור מאיצים מתוכנתים מבוססי חומרה שמספקות חברות . הארכיטקטורה האידיאלית Xilinx כדוגמת של מאיץ יכולה לדרוש מימוש מלא בתוך , אשר 5 הגבוהה בדור PHY חומרה של שכבת יאפשר קבלה של ביצועים הגבוהים ביותר וזמן המתנה הקצר ביותר, וכל זאת תוך כדי ) על פני קונפיגורציות מרובות scaling סילום ( . עם ההתפתחות של mMIMO מבוססות , O - RAN ו- 5 תקנים ופונקציונליות של דור O - RAN במימוש של עיבוד Xilinx החלה חברת lookaside ושל פענוח קידוד/ קידוד ערוצי בכרטיסים של מאיצי חומרה. קידוד ערוץ PHY הוא אחת מבין הפונקציות של שכבת

, והוא מתאים ביותר לשימוש 1 גבוהה בשכבה ) בזכות ASOC בחומרה שניתנת להתאמה ( אופי המחשוב האינטנסיבי שלו. אפשר גם לשלב אותו עם פונקציונליות היברידית של ) על מנת HARQ בקשת חזרה אוטומטית ( להוסיף ולשפר עוד את הביצועים ולקצר עוד את זמן ההמתנה. אפשר להאיץ את הפונקציונליות של שכבת עם כרטיסי האצת 5 בדור L 1 הגבוהה של PHY , שניתנים Xilinx של T טלקומוניקציה בסדרה להתאמה ולתכנות. כרטיסים אלו מתאפיינים במערכות מסתגלות על שבב לת"ר, אשר מחזקות את הבלוקים של תיקון השגיאות ) מבוסס forward error correction לפנים ( ), ומממשות פונקציונליות SD - FEC תוכנה ( על המעגל לקבלת DRAM עם זיכרון HARQ ביצועים גבוהים יותר עם סילום.

xilinx עם מערכת על שבב לת"ר של split 7.2 ב- 5 מימוש אפשרות דור :2 איור « XILINX קרדיט:

2 0 2 2

2022

במאי 24-25 אקספו, תל אביב

במאי ׀ אקספו, תל אביב 24-25 ׀ 2022 ניו-טק 24-25.5.2022 כולם נפגשים www.new-techevents.com האירוע יתקיים בהתאם להוראות הממשלה, יש להמשיך ולהתעדכן באתר החברה

59 l New-Tech Magazine