New-Tech Magazine | OCT 2021 | Digital Edition

מציג נפילת מתח 5 נפילת מתח. איור SiC ) עבור TDDB דיאלקטרית תלויה בזמן ( 100,000 מסחריים לפני ואחרי MOSFETs . ספקים רבים שומרים R - UIS מחזורים של על חוזקה של התחמוצת אך היכולת להפגין עד פי ארבעה מהקשיחות לצד יציבות ] מחזקת drain - source ]2 ודליפת RDSon ב- לפעול בבטחה SiC MOSFET את יכולתו של בתנאי המתח החשמלי התובעניים ביותר. בשילוב עם קצבים גבוהים בקצה, השראות בעייתיות במערכת חש מל גורמות להפסדי EMI מיתוג גבוהים יותר, למתח יתר, ל- . אמצעי APU שאינו תואם ולכשל ב- המניעה שבהם מעצבים לנקוט כדי להאט עשוייםלגרום MOSFET את מהירות ה- לרבים לתהות מה קרה להצעת הערך של . SiC בהשראות נמוכה של SP 6 LI חבילת ממחישה כיצד ניתן לפתור את Microchip הבעיות ה ללו. הפורמט בשלב תצורת רגל ננו-נגרויות של השראות 3 מכניס פחות מ- טפיליות ללולאת החשמל. מבפנים, בוצעו אופטימיזציות לפריסה כדי להבטיח תזמון זהה ושיתוף זרם. ניתן לשפר את הביצועים התרמיים בעזרת קרמיקה של סיליקון ניטריד (גם אלומיניום ניטריד מוצע), ואפשרויות לוחית הבסיס כוללות . מבחוץ, מסופי החשמל AlSiC נחושת ו- מאפשרים חיבור בעל השראות נמוכה והקבלה אופטימלית לשתי dc link ל- מאפשר למעצב להניע SP 6 LI כיוונים. ה- במהירויות גבוהות SiC MOSFET את ה- מופחת, בעוד EMI יותר, ביעילות מרבית וב- תוך מניעת כשלים APU הוא מכווץ את ה- . EMI שקשורים ל- ניתן לייעל את הביצועים והאמינות של גם באמצעות מנהלי התקני שערים APU ה- דיגיטליים ניתנים לתכנות שמאפשרים לכוונן את המתח ואת הפסדי המיתוג תוך APU כדי תנועה. הדבר מאפשר למעצבי עם APU להפחית את העלות והגודל של חלקים במתח נמוך יותר וגופי קירור קטנים יותר-ולבטל שעות בעזרת מלחם וסל של נגדי שער. החלף מהר יותר עם אריזות בעלות השראות נמוכה מנהלי התקני שער שומרים . APUs על האיזון של ה-

איכותיים. SiC MOSFETs זמן העמידות בקצר חשמלי עבור : 4 איור «

נפילת מתח דיאלקטרית תלויה בזמן לפני ואחרי כשל נפילת מתח חוזר : 5 איור « שזמינים מסחרית אצל ארבעה ספקים. SiC MOSFETs עבור

ניתן לתכנות וצורות גל ™ AgileSwitch : ממשק משתמש גרפי למנהל התקן שער 6 איור « כיבוי באמצעות שימוש במיתוג קונבנציונאלי (משמאל) ומיתוג מוגבר (מימין).

New-Tech Magazine l 58