![Show Menu](styles/mobile-menu.png)
![Page Background](./../common/page-substrates/page0074.jpg)
משמעותית בצורך לתיקוף ושיפור זמנים
דרמטי של הלקוחות בזמן ההבאה לשוק של
3
D SiP
מוצרים. במבט קדימה, טכנולוגיית ה-
מספקת פתרונות מדרגיים אשר תומכים
עם תוכניות
56
Gbps
במקמ"שים במהירות של
. באופן דומה,
PAM
-4
אפנון מתעוררות כגון
אריחי מקמ"שים נפרדים מאפשרים לתמוך
משובצים מותאמים. לדוגמה, אריחי
IP
ב-
כוללים
Stratix
10
מקמ"ש ראשוניים של
. גרסאות
PCIe
*
Gen
3
x
16
hard
IP
block
עתידיות יכולות באופן פוטנציאלי לתמוך
PCIe
מוקשחים, כגון *
IP
במגוון של מודלי
, פורטי אי-טרנט מרובים, ממשקים
Gen
4
אופטים ועוד. הטכנולוגיה אשר הופכת
הטמעה רחבה כזו לאפשרית היא פטנט מוכר
state
-
of
-
the
-
art
Embedded
Multi
הנקרא -
.(
EMIB
(
die
Interconnect Bridge
1
below
מציע צפיפות גבוהה במיוחד לחיבוריות
EMIB
בין רכיבי סיליקון רבגוניים במארז אחד.
בנוסף מאפשרת הטכנולוגיה פונקציונאליות
תוך מארזית אשר היתה מורכבת מידי או
יקרה מידי ליישום באמצעות טכנולוגיות
ריבוי-סיליקון חלופיות.
EMIB
יתרונות ה-
בהשוואה לתהליכים חלופיים טכנולוגית
מציעה תהליך ייצור פשוט יותר,
EMIB
ביצועים גבוהים יותר, הקטנת מורכבות
ושיפור אותות והספקים משולבים.
מתאר את מבנה המארז הפיזי. המבנה
3
איור
מראה אינטגרציה רבגוניות של מארג סיליקון
.)2(
( ושני סיליקוני מקמ"שים
1(
FPGA
ה-
שלושת יחידות הסילקון נחות על מערך
(
FCBGA
(
flip
-
chip
סטנדרטי של כדורי
), אשר מחובר
3(
הנמצאים על מצע המארז
. הנתיבים בין הסיליקון לכדורי
PCB
לבסיס ה-
«
«
3D SiP
טכנולוגיית אינטגרציה במארז רבגונית
.1
איור
3D SiP
המבנה העקרוני של טכנולוגייה אינטגרציה במארז רבגונית
.2
איור
FCBGA
המארז משתמשים בנתיבי
). הרכבה זו ארוזה כמכלול
4(
סטנדרטיים
) על מנת ליצור פיתרון
5(
אחד עם מכסה אריזה
סגור אחד. מצע המארז מיישם מספר חיבורי
.(6(
EMIB
הוא שבב סיליקון קטן המשובץ
EMIB
בתחתית מצע המארז ומציע צפיפות גבוהה
במיוחד על ידי קישוריות בין יחידות
הסיליקון. חשוב לציין, הממדים הפיזיים של
לא מגבילים את הכמות או המיקום של
EMIB
יחידות הסיליקון שיכולות להיות משולבות.
לעומת זאת, יישום חליפי משתמש בחלק גדול
של הסיליקון כחוצץ אשר ממוקם בראש מצע
המארז וגורם לחריגה ביחס אורך ורוחב של
הסיליקון. חוצץ הסיליקון הגדול הופך את
הפתרון ליקר ולכן הינו חסם תמחירי אשר
נוטה לבעיות. פתרון חוצץ זה דורש בנוסף
שימוש בכמות גדולה של רכיבי מיקרו, אשר
משפיעים גם כן על הנצילות הכללית שניתן
להשיג מהסיליקון, לפיכך יכולה להשפיע
משמעותית על המחיר ומורכבות הייצור.
מספר יחידות הסיליקון אשר יכולות להיות
מושלבות כאשר משתמשים בחוצץ מוגבל,
וכן משפיעים על המדרוג והגמישות. תהליך
לעומת זאת מקטין משמעותית את
EMIB
ה-
מורכבות הייצור.
הוא
FPGA
המארג המונוליטי של ליבת ה-
קריטי להספקת ביצועים וניצולת מקסימליים
על ידי הבטחה כי הנתונים יכולים להיות
מעובדים בקצב הגבוהה ביותר האפשרי
מבלי להיתקל בעומס נתיבים או צווארי
14
nm
Tri
-
Gate
בקבוק. עם תהליך טכנולוגי
החדשה
HyperFlex
™
FPGA
וארכיטקטורת
יכול לספק יעדי
FPGA
של אינטל, מארג ה-
Chip Design
מוסף מיוחד
New-Tech Magazine l 74